您当前的位置:首页资讯B2B资讯正文

射频易商城_芯片电容_集成芯片电容的基本资料详解②

放大字体  缩小字体 发布日期:2023-02-04 浏览次数:1

Https://www.RFeasy.cn


导读:很多朋友不知道芯片电容的原理及指标,如何选择芯片电容射频易商城RFeasy.cn为你解答芯片电容的原理及指标


射频易商城 RFeasy.cn 隶属于电科益储供应链管理(成都)有限公司 旗下的国产化替代解决方案、专业射频微波器材一站式商城。



射频易商城 RFeasy.cn 芯片电容库存详情

     https://www.rfeasy.cn/category/ld/ldc/



集成芯片内电容的基本资料详解②


元器件供应商可以采用不同的技术把去耦电容嵌入到集成芯片当中。 一种方法是把硅晶片放到集成芯片 之前先嵌入去耦电容, 如图 1 所示。 图 1硅芯片封装内部的去耦电容 双层金属膜中间再加一层介质层, 就形成了 一个质量可靠的平板电容器。由于外加电压很低, 所以介质层可以做得很薄。 对于一个很小的区域, 它产生的电容完全可以满足需要, 并且有效的引线长度趋于零。另外, 平行板结构获得的谐振频率非常高。 这种技术的优势突出在成本很低, 在不需要分立去耦电容的情 况下可以提高性能。另外一种方法是在集成芯片中来用强压技术形成去耦。 高密度元件常常直接把表面安装(SMT) 电容加入到集成芯片之中。 分立电容常在这个时候用于多芯片模块中。 根据硅盘入侵峰值电流冲激情况, 以设各所需的充电电流为基础来选择合适的电容。 此外, 在元件产生自激时能对差模电流产生抑制作用。 如图 2 所示, 虽然内嵌有电容, 在模块外部同样需要加上分立电容。正如前面所述, 元件在开关周期内, 去耦电容提供了瞬时的充、 放电。 去耦电容必须向器件提供足够的充、 放电过程以满足开关操作的需要。 电容的自激频率取决于很多因素, 不仅包括电容大小, 还包括 ESL、 ESR 等。 图 2多芯片模块内部的去耦电容布局 对于高速同步设计而言, CMOS 功率损耗表现为容性放电效应。 例如,—个在 3. 8V 哇压、 200MHz 频率下的设备损耗 4800 mW 的功率时, 就会大约有 4000 pF 的容性损耗。 这可以在每个时钟触发下观测得到。


推荐产品一、丽芯微电 100pF, ≥100G@100V, 双面不留边 单层芯片电容


型号:C11-25-100V-101
容值/容差:100pF / ±20%
温度系数:±15%@-55~+125℃
绝缘电阻@电压:≥100G@100V
损耗@频率:≤4.0@1KHz
封装尺寸:0.635*0.635*0.178 mm
性能特点:尺寸小、容值大,结构简单,电极正面及反面均不留绝缘边;采用MM结构,产品寄生参数小,使用频率高至100GHz;表面纯金电极,适合金丝、金带等微组装工艺;适合Au/Sn、Au/Si、Au/Ge 共晶焊,以及Sn /Pb、导电胶粘接;七专级/ 普军级可选。

推荐产品二、丽芯微电 2200pF, ≥1G@25V, 双面不留边 单层芯片电容


型号:C11-40-25V-222
容值/容差:2200pF / ±20%
温度系数:±15%@-55~+125℃
绝缘电阻@电压:≥1G@25V
损耗@频率:≤2.5@1MHz
封装尺寸:1.016*1.016*0.150 mm
性能特点:尺寸小、容值大,结构简单,电极正面及反面均不留绝缘边;采用MM结构,产品寄生参数小,使用频率高至100GHz;表面纯金电极,适合金丝、金带等微组装工艺;适合Au/Sn、Au/Si、Au/Ge 共晶焊,以及Sn /Pb、导电胶粘接;七专级/ 普军级可选。



射频易商城 官方自营、100%测试;
科研、院校等单位可申请5-100万预授信(联系客服)
射频易商城(成都仓库)发货,并提供售后服务

“如果发现本网站发布的资讯影响到您的版权,可以联系本站!同时欢迎来本站投稿!

0条 [查看全部]  相关评论
 
购物车(0)    站内信(0)     新对话(0)